資料中心、5G 網路與長途電信的骨幹靠光通訊——用雷射把資料以光的形式在光纖裡高速傳輸。連接光纖與交換機的介面就是光通訊模組（optical transceiver，光收發器）：一個標準化、可插拔的小盒子，插在交換機、路由器、伺服器網卡上，負責把電訊號轉成光訊號（發射）與把光訊號轉回電訊號（接收）。
從 10G 到 100G、400G，再到現在量產的 800G，模組速率每幾年翻一番，是資料中心擴容的核心驅動力。本文回答一個問題：現代光通訊模組裡面有什麼？ 答案：發射端（雷射 + 驅動 + 調製）與接收端（光偵測器 + TIA + DSP）兩條鏈路，疊加 IM-DD 與 coherent 兩條技術路線、SFP 到 OSFP 的封裝形式，以及矽光子整合。
1. 兩條鏈路：發射端與接收端
一台 transceiver 至少包含兩部分：
發射端（Tx）——把 SerDes 來的電訊號調製到雷射上，送進光纖。典型組成：
- 雷射光源：提供連續光（CW）。三類主流：DFB（分佈式回饋、單模、線寬窄，1310/1550 nm 資料中心主力）[1]；EML（DFB 雷射 + 電吸收調製器 EAM 同晶片，25G/50G/100G per lane 主流，速度快、消光比好）[3]；VCSEL（垂直腔、850 nm、低成本易陣列化，短距多模 <100 m）[6]
- 驅動電路（driver）：把 SerDes 的低電位差訊號放大成足夠驅動雷射/調製器的電壓擺幅（EML 的 EAM 需要約 2–3 V 擺幅）[3]
- 調製：EML 用電吸收（電壓改變吸收率 → 改變輸出光強度）；DFB 可直接電流調製，但高速時 chir（頻率漂移）大，所以高速多用 EML 或外加馬赫曾德調製器（MZM）[3]
發射端關鍵指標：消光比、chir、輸出功率、線寬——決定傳輸距離與誤碼率。
接收端（Rx）——把光訊號還原成電訊號。典型組成：
- 光偵測器：PIN 二極體（結構簡單、成本低，短/中距主流）或 APD（雪崩光電二極體，內部增益約 10–30×，靈敏度高，用於長距/弱光，雜訊與成本較高）[4]
- 跨阻放大器（TIA）：光偵測器輸出的是微安級電流，TIA 把它轉成電壓並放大——接收端最關鍵的類比電路，雜訊、頻寬、線性度直接決定接收靈敏度[5]
- CDR（時鐘資料回復）：從資料流回復時鐘，重新時鐘化資料
- DSP：均衡、FEC、數位時鐘回復（見第 4 節）
接收端關鍵指標：靈敏度（能收的最小光功率）、飽和功率、雜訊。
圖 1｜一台 transceiver 的區塊圖。點圖可看原尺寸。
模組的**可插拔（pluggable）**設計是生態的關鍵：SFP、QSFP 等標準封裝讓不同廠商的模組可以互相替換，交換機廠商不必自己做光引擎[1]。
2. 兩條路線：IM-DD 與 coherent
圖 2｜兩條技術路線的調製與偵測比較。點圖可看原尺寸。
IM-DD（Intensity Modulation - Direct Detection，強度調製-直接偵測）：發射端只調光強度（NRZ 或 PAM4），接收端用 PIN/APD 直接量光強度。簡單、成本低、功耗低，是資料中心短/中距（<2 km）的主流——10G/25G/50G/100G per lane 都用它[1]。
Coherent（相干通訊）：發射端用窄線寬雷射 + I/Q 調製器，同時調製光的振幅、相位、偏振（DP-QPSK、DP-16QAM）；接收端用相干接收（optical hybrid + 平衡偵測）與本地雷射混頻，取出完整的振幅/相位/偏振資訊。它能攜帶遠多於 IM-DD 的資料，且可用 DSP 補償色散，用於長距/高容量（電信長途、DCI，100G–800G per lane）；代價是複雜、成本高、功耗高[1]。
一句話：IM-DD 管「近、便宜、低功耗」，coherent 管「遠、高容量」——機房內用 IM-DD，跨機房/跨城市用 coherent。
3. 封裝形式與矽光子
圖 3｜封裝形式與 lane 數的演進。點圖可看原尺寸。
封裝形式決定「多少 lane、多高速率、多大體積」[1]：
- SFP / SFP+：單 lane，1G/10G
- QSFP+：4 lane，4×10G = 40G
- QSFP28：4×25G = 100G
- QSFP56：4×50G = 200G
- QSFP-DD：8 lane（Double Density），8×50G = 400G 或 8×100G = 800G
- OSFP：8 lane，400G/800G，體積較大、散熱較好
趨勢是「per-lane 速率翻倍 + lane 數增加」：10G→25G→50G→100G per lane，配合 4/8 lane 做出 100G/400G/800G 模組。QSFP-DD 與 OSFP 是目前 400G/800G 的兩大主流封裝。
傳統模組的雷射、調製器、偵測器多是用 III-V 族半導體（InP、GaAs）做的分立元件。矽光子改用矽 CMOS 製程做光學元件（波導、調製器、耦合器、偵測器）：成本低（CMOS 量產成熟，且與電子 CMOS 共用產線）、整合度高（photonic integrated circuit, PIC）、可與矽電子（DSP、driver）共封裝[7]。限制：矽是間接帶隙，不能發光——矽光子模組仍需外掛 III-V 雷射（InP DFB/EML 或 VCSEL）當光源，再耦合進矽波導。這是目前矽光子模組的標準架構：矽 PIC（無源 + 調製 + 偵測）+ 外掛雷射。矽光子是 400G/800G 模組的主流方向——把 8 個 lane 的光學元件整合在一顆 PIC 上，降低體積、成本與功耗[7]。
4. DSP 的角色與速率路徑
現代高速模組（尤其 coherent 與高 per-lane 的 IM-DD）都靠 DSP 做關鍵處理[1]：
- 均衡（equalization）：補償光纖/模組的頻寬限制與色散（DFE、FFE）
- 誤碼校正（FEC）：糾正傳輸誤碼，是高速 PAM4 能工作的關鍵（如 RS-FEC）
- 時鐘回復（CDR）：數位時鐘回復
- 自動增益/偏壓控制：閉環控制雷射與接收端
DSP 是模組功耗與成本的大頭（尤其 coherent DSP）——DSP 的演進（更高效的 FEC、更低的功耗）直接決定模組能效。
模組總速率 = per-lane 速率 × lane 數，現行演進路徑[1]：
| 世代 | per-lane | lane 數 | 總速率 | 調製 |
|---|---|---|---|---|
| 10G | 10G | 1 | 10G | NRZ |
| 100G | 25G | 4 | 100G | PAM4/NRZ |
| 400G | 50G | 8 | 400G | PAM4 |
| 800G | 100G | 8 | 800G | PAM4 |
關鍵是 per-lane 速率：100G per lane（PAM4）是 800G 模組的核心。per-lane 每翻倍，對 EML、TIA、DSP 的頻寬要求都翻倍——這是技術挑戰所在。800G（8×100G PAM4）是目前的量產主力，廣泛用於 AI 集群與大型資料中心。
應用分佈：資料中心是最大市場（機房內 <100 m 用 VCSEL 多模、機櫃間 <2 km 用 SR/DR 單模、機房間 DCI 用 coherent）；5G fronthaul/midhaul 用 25G/50G/100G 模組；電信長途用 coherent（100G–800G per lane）；AI 集群的後端網路用 400G/800G 模組，數量隨 GPU 規模成長，是近年需求成長的主因。
回到開頭的問題：現代光通訊模組裡面有兩條鏈路——發射端（雷射 + 驅動 + 調製）與接收端（光偵測器 + TIA + DSP），疊加 IM-DD/coherent 兩條路線、SFP 到 OSFP 的封裝、矽光子整合。適用條件：本文針對現行主流的可插拔模組規格。尚未解決的限制：per-lane 往 200G 推進需要矽光子與更高效的元件，功耗與成本仍是擴容瓶頸——矽光子量產與 DSP 能效決定下一代的節奏。